CLIPPEDIMAGE= JP357176738A

PAT-NO: JP357176738A

DOCUMENT-IDENTIFIER: JP 57176738 A

TITLE: CONNECTING STRUCTURE FOR FLIP CHIP

PUBN-DATE: October 30, 1982

INVENTOR-INFORMATION:

NAME

SAKUMA, KUNIO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP56061792

APPL-DATE: April 23, 1981

INT-CL (IPC): H01L021/60

## ABSTRACT:

PURPOSE: To prevent the improper connection caused by a thermal deformation by providing a spacer made of a conductor layer and a resin layer on a substrate to suitably restrict the interval between a substrate and an integrated circuit element when the element is electrically connected to the substrate with a solder bump.

CONSTITUTION: An IC chip 1 having a solder bump 5 and a substrate having a conductor pattern 7 are restricted at a suitable interval by a spacer made of a conductor layer 10 and a resin layer 11. The material of the layer 10 is formed on the same material as the pattern 7 such as, copper, the layer 11 is formed of epoxy or polyurethane solder resist in a thickness of approx.

20μ m. In this manner, the swelling at the center of the solder bump 5 can be suppressed by the operation of an interval control layer. Accordingly, the deformation produced due to the difference of the thermal expansion coefficient between the IC chip and the substrate can be readily absorbed, thereby reducing the improper connection.

COPYRIGHT: (C) 1982, JPO&Japio

(19) 日本国特許庁 (JP)

① 特許出願公開

⑩ 公開特許公報(A)

昭57-176738

50 Int. Cl.3 H 01 L 21/60 識別記号

庁内整理番号 6819-5F

④公開 昭和57年(1982)10月30日

発明の数 1 審査請求 未請求

(全 2 頁)

**匈フリップチップ接続構造** 

②特

顧 昭56-61792

22出

昭56(1981) 4 月23日

者 73発 眀

諏訪市大和3丁目3番5号株式

佐久間国雄

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

個代 理 人 弁理士 最上務

発明の名称

フリップチップ接続構造

# 特許請求の範囲

集積回路素子に設けた半田パンプを用いて集積 回路業子と基板を接続するフリップチップ接続方 式において、単田リフロー接続時に基板と集積回 路索子との間隔を避度に規制し、回路の短絡を防 止するために、基板に導体層と樹脂層の二層から なるスペーサーを設けたことを特徴とするフリッ プチップ接続構造。

#### 発明の詳細な説明

本発明はフリップチップ接続時の集積回路楽子 (以下ェロチップという)と基板との間隔規制機 遊に関する。

フリップチップ接続方式においては、IOチッ プに設けられた半田ペンプを基板の対応する電極 に重ね合わせ、半田をリフローさせることにより IOチップと基板を電気的に接続させているが 、この際に半田が流出しすぎて10チップと墓板 の間隔が維持できなくなると、IOチップがエッ ジショートを超こしたりすることになる。

しかがって、この対策として従来は第1図に示 すように、ガラスペーストヤエポキシ樹脂などの 半田にぬれない材料をダムりとして基板6の導体 パターンフの表面に盛られた予備半田8の一部に 形成して、半田パンプ5を有するIOチップ1を 重ね合わせてリフローする際、半田の流出を防止 する構造のメム法が多く用いられている。 ここに 2 は保護膜、 5 は 1 0 の 導体、 4 は パリア 金属で ある。またそれに類似したドット法あるいはオー パーラップ法等も用いられている。 しかしこれら はIaチップ及び基板間の熱膨張係数の差に起因 する熱歪を半田メンプに吸収させているため、接 総不良を起こす場合がある。

また他の方法として、基板との接続用とは別個 に殼けた半田パンプの表面製力を利用して、間隔

特開昭57-176738(2)

規制を行なう方法や、半田パンプに網等の芯を形成して間隔規制を行なう方法などが用いられている。 しかしこれらは、その半田パンプ形成にあたり、かなりの工数がかかるという欠点を有している。

本発明はかかる欠点を除去したもので、その目的は、より容易な工数のかからない方法により、 I ロチップと基板の間隔を規制し、かつ無盃に起因する接続不良を減少させることである。

以下実施例に基づいて本発明を静しく説明する。第2図は本発明により接続されたエロチップと基板の断面図である。これに示すように、半田パンカーを有するエロチップ1と、準体がターンフを有するとが、準体を成されたスペーンである二層の、基板上に形成されたスペーンを開いた。これを関係に規制される。たと系のソルダーレジストなどで形成される20 4程度の所である。

本発明において、準体暦10はフォトでかかかのではスクリーン形が部分ののでであると、ができることができることができることができることができることができることができることができることができることができることができると、の動きによりでは、単りには、単りには、単りには、一つでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのでは、のいいのできるでは、いいのできるでものできる。

### 図面の簡単な説明

第 1 図は、従来のゲム法により接続したフリップ チップの概念図。

第2図は、本発明により接続したフリップテップ

#### の概念図。

1 … … I O チップ

2 ……保護膜

3 … … Io 導体

4 … … パリア金属

5 ……半田パンプ

6……基板


7 …… 薄体 パターン

8 ……予備ハンダ

9 ... ... \* 4

10…導体層

1 1 … 樹脂層



以上

出願人 株式会社諏訪幣工會 代理人 弁理士 最上 務

